# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-228434

(43) Date of publication of application: 09.10.1991

(51)Int.Cl.

HO3M 7/50

(21)Application number: 02-024073

(71)Applicant : NEC CORP

(22) Date of filing:


01.02.1990

(72)Inventor: ICHIHARA MASAKI

# (54) CODE CONVERTING CIRCUIT.

# (57)Abstract:

PURPOSE: To execute the code conversion from a µ
LawPCM code of 8 bits to a linear code and to
miniaturize the chip size without using a ROM by using
an inversion circuit, a bit shift circuit and an adder.
CONSTITUTION: This code converting circuit is
provided with an inversion circuit 2 of 8 bits, a bit shift
circuit 6 for inputting the lower 4 bits of the inversion
circuit 2, and also, executing a bit shift operation in the
upper digit direction extending from '0' bit to 7 bits by
three control signals formed by three bits in the upper 4
bits, and a constant adding circuit 8 for adding a
prearranged constant to the shift circuit 6. In such a way,
it is realized to miniaturize a chip size and to reduce the
cost of the chip without using a ROM, and the code
conversion of a µLawPCM code of 8 bits and a linear code is executed.



⑲ 日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報(A) 平3-228434

3 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)10月9日

H 03 M 7/50

6832 - 5 J

審査請求 未請求 請求項の数 5 (全6頁)

劉発明の名称 符号変換回路

> ②特 願 平2-24073

②出 願 平2(1990)2月1日

@発 明 者 市原 正貴 東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 顋 人 日本電気株式会社 東京都港区芝5丁目7番1号

個代 理 人 弁理士 内 原

1. 発明の名称 符号变换回路

# 2. 特許請求の範囲

- 1. 8ビットの反転回路と、前記反転回路の下位 4ピットを入力し且つ上位 4ピットのうち3ピ ットで形成した3つの制御信号によって0ピッ トから1ピットまでの上位桁方向のピットシブ ト資算を行うピットシフト回路と、前紀ピット シフト回路の出力に既定の定数の加算を行う定 数加算回路とを含むことを特徴とする符号変換
- 2 ALawPCM符号で構成された8ビットの入 力信号を反転する反転回路と、前記反転回路の 出力信号の下位 4 ピットに論理「1」レベルの 信号を上下1ピットづつ付加して生成した6ピ ットの信号を入力し前記反転回路出力信号の上... 位から2乃至4ピット目の値に応じて上位桁方

向にロビットから1ビットまでのビットシフト を行った結果13ピットの信号として出力する ピットシフト回路と、前配ピットシフト回路の 13ビットの出力信号に既定の定数値を加算す る定数加算器とを有し、前記定数加算器の13 ピットの出力信号の上位桁に前記反転回路の出 力信号の最上位ピットをサインピットとして付 加することにより合わせて14ピットの線形符 母を出力することを特徴とする符号変換回路。

- 3. 請求項2記載のピットシフト回路は、1ピッ トシフト部と2ピットシフト部および4ピット シフト部を順次接続して構成したことを特徴と する符号変換同路。
- 4. 請求項2記載の定数加算回路は、最下位ビッ トを除く各入力ピットに1もしくは0を加算す る第一の全加算器と、最下位ピットにサインピ ットの反転信号を加算する第二の全加算器とを 有して構成したことを特徴とする符号変換回路。
- 5. ALawPCM符号で構成された8ピットの入 力信号を反転する反転回路と、前記反転回路の

出力信号の下位4ピットに倫理「1」レベルの 信号を上下1ピットづつ付加して生成した6ピ ットの信号を入力し前記反転回路出力信号の上 位から2乃至4ビット目の値に応じて上位桁方 向にロビットから7ピットまでのピットシフト を行った結果13ピットの信号として出力する ピットシフト回路と、前記ピットシフト回路の 13ピットの出力信号に既定の定数値を加算す る定数加算器と、前配定数加算器の13ピット の出力信号の各々なよび前記反転回路の最上位 ピットの排他的論理和をとる1の補数回路とを 有し、前記1の補数回路の13ピットの出力信 号の上位桁に前記反転回路の出力信号の最上位 ピットをサインピットとして付加することによ り合わせて14ピットの磯形符号を出力するこ を特徴とする符号変換回路。

#### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は符号変換回路に関し、特に8ピットの

図である。

第5図に示すように、従来の符号変換回路はBOMを使用している。すなわち、8ビットのALaw符号(×1~×8)24をBOM22のアドレスに対応でするとして入力し、そのアドレスに対応がある。ではアータをデータ出力23に14ビットの銀形符号(y1~y14)25として統み出すものである。この符号変換回路は8ビットに対応する256個のデータをそのまま市版のPBOMである。この符号変換回路は8ビットに対応する256個のデータをそのまま市版のPBOMにある256個のデータをそのまま市版のPBOMにある256個のデータをそのまま市版のPBOMにある256の設計にかいては、非常に簡単で且つ安価な構成と含える。

# 〔 発明が解決しようとする課題 〕

しかしたがら、近年の半導体技術の進歩により、ディンタル信号処理の分野においても、装置レベルでのLSI化が進展している。しかも、この種の符号変換回路はディスクリートな部品ではなく、LSIテップ内の単なる一機能として設計する必要が生じてきている。これを従来技術のようにROMを用いて構成すると、符号の極性を利用して

BLawPCM符号をI4ビットの線形符号に変換するための符号変換回路に関する。

#### 〔従来の技術〕

従来、かかる8ピットのαLawPCM符号(以下、単にαLaw符号と称す)および14ピットの線形符号(以下、単に線形符号と称す)の対応は、CCITT動告-G711において定められている。

このALAW符号の汎用8ピットPCMコーデックは、安価で且つ手がるに利用出来るために表のの分野等におけるアナログ信号とのインターフェイス用に必要とで、アイジタル信号とのインターフェイス用に必要に使用されている。とのALAW符号はデータと使用されているのではまの形でディジタル信号ので、そのままの形でディジタル信号ので、そのままの形でディジタル信号処理を可能にするため、ALW符号を銀形符号に変換する符号変換回路が使用されている。

第5図はかかる従来の一例を示す符号変換回路

データ量を圧縮しても128ワード×14ビットの配慮容量が必要であり、LSIデップでは大面積を占有してしまり。従って、従来の符号変換回路はデップサイズを増大させ、その結果チップの単価が高くなってしまりという欠点がある。

本発明の目的は、かかるROMを用いることな くチョブサイズの小形化⇒よびチョブの低価格化 を実現し、μLa 〒符号と般形符号の符号変換を 行なうことのできる符号変換回路を提供すること にある。

# [課題を解決するための手段]

本発明の符号変換回路は、8ビットの反転回路と、前配反転回路の下位 4 ビットを入力し且つ上位 4 ビットのうち 3 ビットで形成した3 つの削御 信号によって 0 ビットから 7 ビットまでの上位桁方向のビットシフト演算を行うビットシフト回路 と、前配ビットシフト回路の出力に既定の定数の加算を行う定数加算回路とを含んで構成される。

## [発明の原理]

次に、本発明の原理について説明する。

CCITT勧告-G711.によれば、前述したように、ALaw符号と顧形符号の対応が定められている。この勧告を分析すると、ALaw符号と顧形符号の変換則は、以下のように配送できる。

まず、 A L a w 符号を X = { x 1, x 2, x 3, x 4, x 5, x 6, x 7, x 8 } とする。ただし、x i は各ピットの値であり、x 1 がM 8 B、 x 8 が L 8 B である。また、線形符号を Y = { y 1, y 2, y 3, y 4, y 5, y 6, y 7, y 8, y 9, y 10, y 11, y 12, y 13, y 14 } とする。これも A L a w 符号と同様に、y i は各ピットの値であり、y 1 がM 8 B、y 1 4 が L 8 B である。さらに、A L a w 符号の反転を X = { x 1, x 2, x 3, x 4, x 5, x 6, x 7, x 8 } で表す。

これにより、YとXの関係は、次式で表される。 y1 = x1 .....(1)

$$\sum_{i=2}^{14} y \ i \cdot 2^{14-i} = 2^{\left(4 \cdot x + 2 \cdot x + 2 \cdot x + x + 4\right)} \cdot \left(33 + \sum_{i=8}^{8} x \ i \cdot 2^{9-i}\right) - 33$$

... ... (2)

第1図に示すように、本実施例はALawPCM 符号で構成された8ビットの入力信号(x1~x8) を反転する反転回路2と、この反転回路1の出力 信号(x1~x8)3の下位4ピットx5~x8に論理 「1」レベルの信号を上下1ピットづつ付加して 生成した6ピットの信号5を入力し且つとの反転 圏略2の出力信号のうち上位から2万至4ビット x2~x4目の値に応じて上位桁方向に0ピットか ら1ビットまでのビットシフトを行った結果13 ビットの信号1として出力するビットシフト回路 6と、このピットシフト国路 6の13ピットの出 力信号7に既定の定数値(とこでは、-33)を 加算する定数加算器8とを有し、定数加算器8の 13ピットの出力信号9の上位桁にさらに反転臨 路2の出力信号の最上位ピット×1をサインピッ トとして付加することにより合わせて14ピット の線形符号、すなわちサイン+絶対値表示出力 (ソ1~114)10を出力するものである。

かかる符号変換回路にかいて、まず入力された #Law符号1は、反転回路2で反転され、その 次に、この式(1)の意味は、線形符号Yの最上位 ピットyiがALaw符号の反転 $\overline{X}$ の最上位ヒットxiに等しいことを表わす。また式(2)は線形符 号Yの下位I3Uットの算出を表わし、その算出 手順は $\mathbf{1}$ 0 $\mathbf{2}$ 0 $\mathbf{3}$ 0 限化行なわれる。

その①は又の下位 4 ピットを1 ピット上位桁方向にシフトした後、10 進数の3 3 に相当する2 進数を加えることである。その②はこの2 進数を加えた結果を、(x2,x3,x4)なる2 進数で示される桁数だけ、上位桁方向にシフトすることである。次に、③はこの結果から10 進数の3 3 に相当する2 進数を引くステップである。

本発明は、上述した式(1)と(2)のアルゴリズムを 純粋な組合せ論理回路を用いて実現するものであ る。

#### 〔実施例〕

次に、本発明の実施例について図面を用いて説 明する。

第1図は本発明の第一の実施例を示す符号変換 図路のプロック図である。

第 1 表

x 2	x 3	x 4	シフト量
0	0	0	0
0	0	I	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
	1	0	6
1	1	1	7

第2図に第1図に示すビットシフト回路図である。

第2図に示すように、このビットシフト回路 6 は、1ビットシフト部11と、2ビットシフト部12とを順次接続した3段構成になってかり、それぞれ反転回路 2 の出力3 のうちの x 4 , x 3 , x 2 信号が「1 ] レベルの時にシフト動作を行うようになっている。このビットシフト回路 6 のそれぞれのユニット 11~13は、トランスファーゲートやアンドオアゲートをどの素子により構成できる。

また、第3図は第1図に示す定数加算回路図で ある。

第3図に示すように、との定数加算回路8は13個の全加算器(FULL ADDER)14を用いて、ビットシフト回路6からの出力信号7に「33」または、「34」の2の補数値を加え、13ビットの信号9として出力している。この定数加算器8にかける「-33」と「-34」の切り替えは、加算する定数の最下位ビットを「1」にするか「0」

国路2の出力信号3の上位から2万至4ビット
(x2~x4)4目の低に応じて上位桁方向に0ビットから7ビットまでのビットシフトを行った結果を13ビットの信号7として出力するビットシフト回路6の13ビットの出力信号7に既定の定数値を加算する定数加算器8と、この定数加算器8の13ビットの出力信号9の各々および反転回路2の最上値ビットx1の排他的論理和をとる1の補数回路17とを有し、この1の補数回路17の13ビットの出力信号y2~y14の最上位ビットy、サインビット16として付加することにより、合わせて14ビットの線形符号を出力するものである。

この符号変換回路化かいて反転を行う回路として、排他的論理和化よる1の補数回路17を用いた点が削減した第一の実施例と比較して異っている。また、反転後化「1」を加えるためには、別途加算器が必要であるが、回路規模を抑えるため、等価な手段として定数加減回路8で加算する定数を「-33」と「-34」の2通り用意してかき、

にするかで行っている。この値9は、サインビット 16をインパータ15で反転した信号そのもので与えられる。尚、第1図に示す第一の実施例では、当然この操作は不要であるから、サインビット×1の入力を切り放して、「0」レベルに接続している。

ここで用いている全加算器 4 の動作は次式化示 すとおりである。

 $S = A \oplus B \oplus Cin$ ,  $Cout = A \cdot B + (A + B) \cdot Cin$ 

但し、①は排他的論理和、・は論理費、+は論理和を扱わす。

第4図は本発明の第二の実施例を示す符号変換 回路のブロック図である。

第4図に示すように、本実施例は A Law P C M 符号で構成された 8 ピットの入力信号 (x1~x8)を反転する反転回路 2 と、この反転回路 1 の出力信号 (x1~x8)3の下位 4 ピット x5~x8 に論理「1 」レベルの信号を上下 1 ピットづつ付加して生成した 6 ピットの信号 5 を入力し且つこの反転

サインピット16が「0」の時は、「-33」を、 逆に、サインピット16が「1」の時は、「-34」 を加算するようにしている。

### 〔発明の効果〕

以上裁明したように、本発明の符号変換回絡は、 反転回路とピットシフト回路および加算器を用いることにより、従来のようにROMを使用することなく、純粋な組合せ論理回路のみでμLaw符号から線形符号への符号変換が可能であるので、 1 チップLSI内に組み込む際にも回路規模を大幅に圧縮し、チップサイズの小型化を実現できるという効果がある。

### 4 図面の簡単な説明

第1図は本発明の第一の実施例を示す符号変換 回路のプロック図、第2図は第1図に示すピット シフト回路図、第3図は第1図に示す定数加算回 路図、第4図は本発明の第二の実施例を示す符号 変換回路のプロック図、第5図は従来の一例を示 す符号変換回路のブロック図である。

1……8ピット A L a w符号入力信号、2……反転回路、3……反転回路出力信号、4……ピットシフト回路開御信号、5……ピットシフト回路入力信号、6……ピットシフト回路、7……ピットシフト回路出力信号、8……定数加算回路、9……定数加算回路出力信号、10……サイン+絶対値表示出力、11……1ピットシフト部、12……2ピットシフト部、13……4ピットシフト部、14……全加算器(FULL ADDER)、15……インベータ、16……サインピット、17……(1の)補数回路、18……2の補数表示出力。

代理人 弁理士 内 原 . 晋

